FSA乘法器的设计与实现

分享到

【作者】商丽卫，刘耀军
【刊名】电脑开发与应用
【作者单位】太原科技大学计算机科学与技术学院；太原师范学院
【年份】2012
【卷号】第4期
【页码】21-23
【ISSN】1003-5850
【关键词】有限状态机 FSA乘法器 VHDL Quartus
【摘要】鉴于有限状态机对于具有逻辑顺序和时序规律的事件能有清晰的描述,对传统乘法器设计进行改进。提出一种快速、低功耗的FSA乘法器设计。该设计使用VHDL语言进行实现,并在QuartusⅡ上通过了仿真。仿真结果表明基于状态机的与基于逻辑电路的设计相比,在运算过程中产生的功耗以及运算速度上有较大的改善。
【文献类型】期刊